设计芯片 · design a chip

门级编辑 → 实时 moduleId / 转移表 / BLIF / 上链命令。全离线、零链上。 「芯片」= F0 网表(内容寻址电路)+ 流片(烧晶体管→铸电路代币),不是 Verilog/综合/硅片流程。 · ← 回到实演页

门 · gates + 加门

每个操作数只能引用它前面的线:IN k / latch i / g j(第 j 个门的输出)。 XOR/AND/OR/NOT 会在网表里展开成多个 NAND,但引用始终写 g j。

锁存器绑定 · latch binds

d = 下一拍写入的线,en = 使能线(常开就用一个恒 1 的门,例如 CONST1)。

输出 · outputs

转移表(切片)

—

错误

导出

—

—

—